74ls160d 是 74ls 系列 TTL 逻辑集成电路，核心功能是同步可预置十进制加法计数器，后缀 d 代表对应的贴片封装版本，这款芯片可以在时钟脉冲驱动下完成 0 到 9 的十进制加法计数，同时支持同步置数同步清零，还带有计数使能控制，在数字电路分频电路计时电路计数显示系统里面应用十分普遍，芯片采用同步工作方式，所有触发器都共用同一个时钟信号，计数翻转动作统一在时钟有效沿完成，时序稳定性好，很适合多级级联搭建更大位数的计数系统。

基础核心参数

表格

引脚功能清单

1 CP 时钟输入端，上升沿触发计数动作

2 CR 同步清零端，低电平有效，在时钟上升沿完成清零

3 LD 同步置数端，低电平有效，时钟上升沿把预置数据写入输出

4 EP ET 计数使能端，两个引脚同时为高电平时芯片才可以正常计数

5 D0 D1 D2 D3 并行预置数据输入端，四位 BCD 数据输入

6 Q0 Q1 Q2 Q3 计数输出端，输出 BCD 计数状态

7 RCO 进位输出端，计数到 9 也就是 1001 的时候 RCO 输出高电平，用来级联下一级芯片

8 VCC GND 电源引脚，TTL 标准供电 5V

工作模式详细步骤

第一步 同步清零模式，CR 引脚拉低，等待 CP 上升沿到来，输出 Q0 到 Q3 全部变为 0000，清零动作和时钟同步完成

第二步 同步置数模式，CR 保持高电平，LD 拉低，在 CP 上升沿，D0 到 D3 输入的预置数值会直接送到 Q 输出端，计数器跳转到预置数值

第三步 正常计数模式，CR 和 LD 都保持高电平，同时 EP ET 全部为高电平，每来一个 CP 上升沿，计数数值加 1，从 0 一直累加至 9

第四步 保持模式，只要 EP 或者 ET 任意一个变成低电平，计数器停止累加，输出保持当前数值不变

第五步 级联进位，当计数到 9 的时候 RCO 输出高电平，把这个信号接到下一级芯片的 EP ET，就可以实现多级十进制计数器扩展

典型应用场景

清单如下

第一 数字时钟计时单元，用来做秒位分位的十进制计数

第二 分频电路，对输入脉冲做十分频处理

第三 计数显示系统，搭配译码驱动芯片连接数码管，展示计数数值

第四 工业数字测量脉冲计数装置

同类器件区分要点

74ls160d 是十进制 BCD 计数器，和 74ls161 的核心差别是 74ls161 是模 16 四位二进制计数器，计数范围 0 到 15，选型的时候需要区分计数模值，同时注意 74ls160d 是同步清零，和异步清零的同类器件时序表现不一样。

【相关 FAQ】

问题 1 74ls160d 的功能介绍里面它是同步清零还是异步清零

回答 1 74ls160d 的功能介绍里面，它属于同步清零，清零动作需要等待时钟上升沿才会执行。

问题 2 74ls160d 的功能介绍里面 RCO 进位端有什么作用

回答 2 74ls160d 的功能介绍里面 RCO 进位端在计数到 9 时输出高电平，主要用途是实现多片芯片级联扩展计数位数。

问题 3 74ls160d 的功能介绍里面 EP 和 ET 引脚起什么作用

回答 3 74ls160d 的功能介绍里面 EP 和 ET 是计数使能引脚，两个引脚同时为高电平芯片才可以执行加法计数，任意一个为低电平计数器保持数值。

【免责申明】

本文属于数字集成电路技术科普内容，详细电气参数与时序请参考原厂官方手册，实际电路设计请按照工程规范开展，内容仅用于学习参考，不替代专业工程设计指导。